Curve Curve

Home>>Solutions>>Transaction-Level Modeling

Curve Curve

関連項目

Demo: HDL Co-sim vs. Cycle vs. Transaction-Based Emulation

Product: Validation IP

Product: ZEMI-3 Transactor Compiler

Datasheets: トランザクタ技術によるシステム検証の次世代手法

性能と精確性

トランザクタの概念は以前から検証に採り入れられています。階層化されたテストベンチでは、高位のプロトコル機能（AHBバスの読み書きなど）と低位のインプリメント（AHBバスの制御信号、データ信号のトグルなど）をきれいに分けることができます。ZeBuではもう一歩踏み込んだ考え方を取り、低位トランザクションの符号化と復号の処理をカスタマイズ可能な専用ハードウェアに割り当てました。このおかげで、完全なサイクル精度のシミュレーションと、実際のインサーキット・インタフェースに接続した場合と同等かそれ以上のパフォーマンスでそのシミュレーションを実行するという、2つの目標を同時に達成できました。

Curve Curve

トランザクション・レベル・モデリング

ZeBuでは非常に高速なクロック周波数でデザインをシミュレーションできますが、これで完全な検証を行なうには、スピードを落とさずにデザインの情報をやり取りできなければなりません。トランザクション・レベル・モデリングでは、DUTの要求するスループットでチェッカ、モニタ、データジェネレータが利用できます。

特長
  • スピード: ZeBuのトランザクタは業界でも一、二を争う性能です。トランザクションレベルの性能は2つの要素 -- 帯域とレイテンシ -- で簡単に表せます。ZeBuは最大800Mbit/sの速度でデザインとのデータのストリーミングが可能です。レイテンシはテストベンチでどれくらい多くのメッセージを処理できるかを決める要因となります。ZeBuは1秒間に最高で50万のラウンドトリップ・メッセージを処理できます。
  • 再利用: ZeBuはテストシナリオの生成とプロトコルの実装を分けているので、テストベンチはビルディング・ブロックから簡単に組み立てられ、新規チップデザインではトランザクタが再利用できます。
  • 簡単: 標準のプロトコルのトランザクタはほとんどが既製品として購入できるほか、独自のアプリケーションがある場合は自分で設計もできます。カスタムのトランザクタの主要な部分はバス・ファンクション・モデル（BFM）か有限状態マシン（FSM）で、これは標準的なVerilogまたはVHDLのRTLか、またはEVEのトランザクタ・コンパイラ「ZEMI-3」を使ってSystemVerilogのビヘイビアとして記述されます。ほとんどの場合、ユーザは少し改変するだけでトランザクタとして動作するように簡単に変換できる、コードの一部をすでに持っています。
言語

トランザクションベースのテストベンチはいろいろな言語で記述できます。

  • C++のテストベンチ: ZeBuトランザクタはSCE-MI規格を少し改変したもので、簡略化されたAPIに準拠しているので、コードを数行書くだけで実行可能です。パフォーマンスよりもエミュレーション・プラットフォーム間の互換性が重要であれば、SCE-MIに完全準拠したAPIも利用できます。
  • SystemVerilogのテストベンチ: ZeBuのトランザクタはSystemVerilogのテストベンチと統合することができます。そのためには、標準のZeBu APIや、SystemVerilogクラスのSystemVerilog DPIや、SynopsysのVMM Hardware Abstraction Layer（HAL）が利用できます。

EVEのZEMI-3 トランザクタ・コンパイラは、トランザクタFSMの容易な生成を可能にし、さらに以下の追加された利点を持ちます。

  • 暗黙のステートマシン、wait状態および混在クロックエッジのような、動作レ ベル構文
  • トランザクタ通信基盤の自動生成
  • ストリーミング、プリフェッチにより性能最適化
Curve Curve